IMEC спрогнозировал появление техпроцессов ниже 1 нм после 2034 года

Когда чипы станут меньше 1 нм: раскрыты сроки и ключевые технологии будущего
Автор: Алексей Новиков , Редактор Фото: © D. Novikov
В мире

Исследовательский центр IMEC представил обновлённую дорожную карту развития логических полупроводниковых технологий на период с 2020-х до 2040-х годов, сообщает издание «Пепелац Ньюс». Согласно документу, переход к техпроцессам менее 1 нанометра ожидается не ранее 2034 года. При этом специалисты центра отмечают, что закон Мура продолжает действовать, однако темпы его реализации заметно снизились по сравнению с предыдущими десятилетиями.

В ближайшей перспективе отрасль сосредоточится на развитии транзисторов с архитектурой Gate-All-Around, основанной на нанослойных структурах. Одним из ключевых этапов станет внедрение 2-нм техпроцесса N2, после которого планируется переход к решениям ангстремного класса, включая узлы A14 и A10. В IMEC уточнили, что приведённые сроки относятся к завершению разработки технологий, а не к массовому выпуску коммерческих продуктов.

Согласно дорожной карте, следующий этап развития связан с переходом к субнанометровым техпроцессам. Ожидается, что примерно к 2034 году индустрия начнёт осваивать узел A7, соответствующий 0,7 нм. В основе этих решений будут использоваться транзисторы CFET, предполагающие вертикальное размещение p- и n-канальных структур. В дальнейшем развитие продолжится с появлением узла A5 к 2036 году и A3 к 2040 году.

В более отдалённой перспективе, в 2040-х годах, отрасль может перейти к транзисторам нового типа — 2D FET, использующим двумерные материалы. По оценкам IMEC, такие технологии могут лечь в основу узла A2, соответствующего 0,2 нм, примерно к 2043 году. Также допускается, что к середине десятилетия появятся решения с техпроцессами менее 0,2 нм, однако эти оценки носят исследовательский характер и могут корректироваться.

В центре также подчеркнули, что дальнейшее развитие полупроводников не будет ограничиваться только совершенствованием транзисторов. Существенную роль сыграют технологии упаковки, включая 2,5D- и 3D-решения, применение чиплетной архитектуры, новые материалы для межсоединений, а также интегрированные системы питания и регуляции напряжения. По мнению специалистов, именно комплексное внедрение этих подходов позволит поддержать развитие ускорителей искусственного интеллекта, высокопроизводительных вычислительных систем и будущих поколений процессоров.